Alternative Rechnerarchitekturen (Teil 3)

Der Architekturansatz aller aktuellen PC-Prozessoren hat viele Nachteile. Diese Artikelserie beschreibt alternative Modelle. Im dritten Teil widmen wir uns dem Reconfigurable RISC.
Das >S<puter-Prinzip - die Aufsplittung der ALU in atomare Operationseinheiten und die Konfiguration von Datenpfaden - lässt sich auch auf eine RISC-CPU anwenden. Dies wurde in [1] als Reconfigurable-RISC-Architektur (rRISC) publiziert.


Bild 1: Blockarchitektur einer vierstufigen RISC-Architektur mit ergänzendem FLAB.
spacer_1px
Bild 1: Blockarchitektur einer vierstufigen RISC-Architektur mit ergänzendem FLAB.
spacer_1px


Das Grundmodell, in Bild 1 basierend auf der Modell-CPU MPM3, wird durch einen Fetch Look-aside Buffer ergänzt. Dieser Speicher arbeitet im Phasen-Pipelining parallel zur Decode-/Load-Unit, falls es sich um das Schreiben von übersetzten Informationen handelt. Lesend wird dieser Speicher parallel zum Fetch im Hauptspeicher (beziehungsweise Cache) genutzt.


Serie: Alternative Rechnerarchitekturen
Teil 1 Einführung in Reconfigurable Computing
Teil 2 >S<puter
Teil 3 Reconfigurable RISC
Teil 4 UCB/UCM;-Konzept
Teil 5 XPP-Architektur und Xputer


Diesen Artikel und eine ganze Reihe weiterer Grundlagenthemen zu Prozessoren finden Sie auch in unserem tecCHANNEL-Compact "Prozessor-Technologie". Die Ausgabe können Sie in unserem Online-Shop versandkostenfrei bestellen. Ausführliche Infos zum Inhalt des tecCHANNEL-Compact "Prozessor-Technologie" finden Sie hier.


dotted_line_content
 
Seite 1 von 13
dotted_line_content
Inhalt dieses Artikels
dotted_line_content
Links zum Artikel


Links zum Thema








Ihre Meinung zum Artikel
Benutzername:
Passwort:



.
spacer